美国明导公司（Mentor Graphics）日前发表了一套名为“I/O Designer 2004”的EDA工具，主要面向配备FPGA的设备的设计，可使迄今为止相互独立的印刷电路板设计和FPGA设计两个流程配合进行。最大特点是可按照印刷线路板图案设计者的要求改变FPGA外部端子的分配。目标是提高设备的处理性能、削减生产成本以及缩短设计周期。

　　此次明导公司发表的I/O Designer 2004，可使印刷电路板的布线图案设计与FPGA设计协调进行。具体用法如下：比如说，设计32位总线时，为了将印刷电路板的布线长度减小到最短，由印刷电路板的图案设计人员来决定应当将32根输出及输入线分配给FPGA的哪些端子。下一步，该端子的配置能否通过现实的FPGA实现，则由I/O Designer 2004进行分析。如果断定为可能实现，则按照配置该端子所希望得到的处理性能，进行FPGA逻辑合成和布线配置等内部设计。如果断定为难以实现，则由印刷电路板的图案设计者重新制定FPGA外部端子的分配方案，再次运行I/O Designer 2004。通过重复上述步骤来确定FPGA外部端子的最佳分配方案。需要预先向I/O Designer 2004输入设计对象FPGA的端子配置、封装形状及模拟模型（Simulation Model）等各种数据作为限制条件。

　　I/O Designer 2004可支持美国赛灵思、美国Altera和美国Actel的所有FPGA产品。现已开始面向普通用户供货。

　　此前的FPGA设计工具不考虑FPGA在印刷电路板上的封装状态，就确定FPGA外部端子的配置分配。因此，比如说，设计32位总线时，将FPGA封装到印刷电路板上才发现，出现了印刷电路板上32根输出及输入信号线长短不一，各输出及输入信号线之间出现交叉等情况。为了解决这一问题，需要特意延长短的信号线、以配齐各输出及输入线，或者为了防止各输出及输入线短路而通过过孔（Via）将单方向布线改到别的布线层上。结果是，前一种做法导致印刷电路板上数据传输速度降低，后一种做法导致印刷电路板层数增多。