据美国商业资讯网站报道，东芝公司日前宣布，它与IBM公司合作开发出一种更高性能的CMOS场效应晶体管（FET），该技术是先进系统大规模集成电路（LSI）的首选。新技术能满足最高级别的性能需求，并为工艺技术的进一步发展开辟了道路。东芝和IBM公司是6月19日2008年超大规模集成电路技术研讨会（VLSI Symposia 2008）上宣布该成果的。

　　高性能、低功耗和可扩展性为CMOS技术赢得了半导体技术中的中心地位，而随着CMOS尺寸缩小逐渐趋于基本的物理极限（这种极限阻碍了晶体管性能和向更精密的工艺技术迁移的进一步进展），这一地位现在受到了威胁。因此，业界正寻求新的方法来克服这些挑战。这些办法包括采用新材料，如高绝缘（High-K）材料和金属门（metal gate），以及新的结构。另一种改善性能的方法是增加通过器件沟道的电子或空穴的迁移率。硅直接键合（DSB）晶片——一种键合（100）和（110）衬底的大块CMOS混合型晶片——是公认的推进这一方法的候选方案。

　　在开发新方法时，东芝和IBM曾将（100）层的面旋转45度并将（110）衬底的DSB层变薄来获得标准的（100）晶片，成功地将环形振荡器的延迟比传统的DSB衬底0度（100）晶片——它键合到一个具有两个硅衬底，即（100）和（110）衬底的晶片上——的结果改进了10%，并将这一成果与技术集成到一起。新发展将环形振荡器延迟比标准（100）晶片改进了30%。这一成果可以与能达到更高进展的技术集成到一起。

　　CMOS使用两种类型的晶体管：带正电荷的场效应晶体管（PFET）和带负电荷的场效应晶体管（NFET）。对于PFET，众所周知，具有（110）晶面取向的衬底比具有（100）晶面取向的衬底的空穴迁移率性能更高。而对于NFET，具有（110）晶面取向的衬底比具有（100）晶面取向的衬底的电荷迁移率要差。东芝和IBM 基于具有不同晶体取向的混合衬底开发了新的混合取向技术，并利用该技术取得重大的PFET性能改进，同时不损害NFET 性能，从而实现了新宣布的上述性能。

　　东芝公司现正研究用于未来先进器件的各种技术，并相信这项新技术是向功能更强大的实用器件迈出的重要一步。