近日，由国内知名的半导体分立器件生产商广州友益电子科技有限公司自主开发的新型电力电子器件MOSFET封装测试产业化项目正式被国家发展和改革委员会列入新型电力电子器件产业化专项。

　　据了解，功率MOSFET器件的封装由于芯片面积大，容易产生内应力，键合时容易损伤芯片；另外，其使用时通态电阻要求非常低，所以，广州友益电子有限公司在原来封装大功率晶体管的基础上，通过自主研发方式开发了MOSFET（金属氧化物半导体场效应晶体管）封装测试工艺，并于2007年3月份样品试制成功，进入批量生产阶段，目前成品率已达到97%左右，主要产品类型是TO-220封装的高压和低压大电流的MOSFET器件。友益电子的相关技术人员向记者介绍到：“本项目所要解决的问题是如何降低器件内应力（在压锡方面表现为空洞面积的控制），降低通态电阻，提高器件功率性能及产品的可靠性。而此项目主要是通过改进压锡工艺（采用超薄大面积加温压锡技术）、铝丝键合工艺（粗铝丝等边焊接技术）、优化封装结构等技保护芯片、降低内应力、降低通态电阻，解决以上问题，达到提高器件耗散功率的目的。而目前友益电子的功率MOSFET器件的功率性能和通态电阻参数水平已经处于国内领先水平，此项目的建设极其符合我国电子信息产业节能环保的发展趋势。” 

友益电子新型项目研发技术与现有技术的比较

技术名称	国内外同行情况	友益电子项目特色和创新点
超薄大面积加温压锡技术	形成的锡层厚度一般在30-60um,空洞面积在5%-15%，国外大公司一般能达到5%-10%左右，国内的一般在10%-15%。	对压锡模具结构进行改进，形成的锡层厚度能控制在10-20um,空洞面积控制在3%-5%。能有效降低通态电阻。
粗铝丝等边焊接技术	焊点一字形分布，焊头形状跟传统的一样。	要求焊接点之间等距离分布，提高器件的电流容量；改进焊头形状，减少芯片焊伤的几率。
优化封装结构	国内很多公司采用镀Ni框架，不但成本高，而且影响器件的气密性能。部分先进公司采用裸铜框架，但要求上芯工艺要相匹配。框架的沟道形状和树脂选型有待改进。	通过使用裸铜框架，特殊沟道、台阶设计，并匹配相应的低应力、高导热环氧塑封料，减少器件的应力，提高散热性能和气密性。

　　“十一五”时期，是我国信息产业实现强国战略的重要起步期，“部分关键技术装备、材料将取得突破”成为发展重点，随着芯片密度的不断增加，其功耗大，速度快的特点将要求采取CSP、BGA等先进封装形式，并不断开发出新的封装技术，这些都对国内封装企业的发展提供了严峻的挑战，同时也为他们带来了新的发展机遇。

　　友益电子此项目的建成，对于提升我国半导体封装测试的质量与档次，促进半导体产品的更新换代，引领我国半导体封装测试业自我创新的发展起着积极推动作用。有利于半导体封装测试业上下游相关产业发展，推动国民经济的健康持续发展。据友益电子相关负责人介绍，此项目建成后，需要招聘大量生产工人，预计可以向社会提供新增100个左右的岗位。可使当地居民通过进入此项目生产、管理线工作解决就业和增加收入，同时由于此项目衍生出的系列商机也将极大的提升当地居民的收入，改善生活水平和质量。